TEST di autovalutazione |
TEST di autovalutazione |
1 | Il parallelismo della tecnica di pipelining per il miglioramento delle prestazioni di un computer consiste: | ||
A) | Nell'uso di una unità di elaborazione grafica ad alto parallelismo che offre la possibiltà di programmare un ampio spettro di applicazioni utilizzando un linguaggio di programmazione tipicamente basato sul Linguaggio C | ||
B) | Nella possibilità di eseguire in parallelo le istruzioni su un computer in cui è presente più di una CPU | ||
C) | Nella esecuzione in parallelo di più istruzioni come in una catena di montaggio, suddividendo l'esecuzione di ogni istruzione in fasi e svolgendo le operazioni di ogni fase in un ciclo di clock. | ||
D) | Nell'effettuare gli accessi ai dati ed alle istruzioni attraverso una gerarchia di livelli di memoria copiando i blocchi da un livello a quello immediantamente superiore |
2 | L'esecuzione di una istruzione del Linguaggio Macchina MIPS nell'applicazione del pipeling è suddivisa in: | ||
A) | 6 fasi denominate: Fetch, lettura dei registri, decodifica del codice operativo, calcolo effettuato dall'ALU, lettura/scrittura di un dato in Memoria, scrittura nel blocco dei Registri | ||
B) | 4 fasi denominate: Fetch e decodifica, lettura dei registri e calcolo effettuato dall'ALU, lettura/scrittura di un dato in Memoria, scrittura nel blocco dei Registri | ||
C) | 5 fasi denominate: Fetch, lettura dei registri e decodifica, calcolo effettuato dall'ALU, lettura/scrittura di un dato in Memoria, scrittura nel blocco dei Registri | ||
D) | 5 fasi denominate: Fetch e decodifica, lettura dei registri, calcolo effettuato dall'ALU, lettura/scrittura di un dato in Memoria, scrittura nel blocco dei Registri |
3 | Per l'implementazione della tecnica di pipelining è necessario: | ||
A) | Aggiungere delle General Purpose GPU tra cui suddividere l'esecuzione delle istruzioni in parallelo | ||
B) | Aggiungere delle CPU tra cui suddividere l'esecuzione delle istruzioni in parallelo | ||
C) | Aggiungere dei registri per memorizzare le informazioni necessarie alla esecuzione in parallelo delle istruzioni | ||
D) | Aggiungere dei bus di comunicazione tra le CPU che concorrono alla esecuzione in parallelo delle istruzioni |
4 | Si verifica una criticità strutturale quando: | ||
A) | Le risorse Hardware presenti non sono in grado di supportare le operazioni richieste da diverse fasi della pipeline in esecuzione | ||
B) | Una fase deve aspettare i risultati delle operazioni eseguite in un altra fase della pipeline. | ||
C) | Il prelievo di una istruzione nella fase di Fetch dipende dall’esito del test di una istruzione di salto condizionato in esecuzione nella pipeline | ||
D) | La pipeline non riceve i dati necessari a causa di un Page Fault |
5 | Si verifica una criticità sui dati quando: | ||
A) | La pipeline non riceve i dati necessari a causa di un Page Fault | ||
B) | Le risorse Hardware presenti non sono in grado di supportare le operazioni richieste da diverse fasi della pipeline in esecuzione | ||
C) | Il prelievo di una istruzione nella fase di Fetch dipende dall’esito del test di una istruzione di salto condizionato in esecuzione nella pipeline | ||
D) | Una fase deve aspettare i risultati delle operazioni eseguite in un altra fase della pipeline |
6 | Per risolvere una criticità sui dati: | ||
A) | Si utilizza una tecnica di predizione dell'esito del salto condizionato, che nel caso più semplice consiste nel continuare sempre l'esecuzione senza effettuare il salto | ||
B) | Si utilizza la tecnica detta di propagazione (bypassing) che consente all’istruzione successiva di leggere direttamente i risultati output calcolati dall’ALU senza dover attendere che siano memorizzati nel blocco dei Registri | ||
C) | Si aggiungono dei dispositivi di controllo per evitare i conflitti tra fasi di esecuzione di istruzioni diverse che richiedono lo stesso Hardware | ||
D) | Si duplicanno i dispositivi che determinano i conflitti tra fasi di esecuzione di istruzioni diverse che richiedono lo stesso Hardware |
7 | Si verifica una criticità sul controllo quando: | ||
A) | Una fase deve aspettare i risultati delle operazioni eseguite in un altra fase della pipeline | ||
B) | Il prelievo di una istruzione nella fase di Fetch dipende dall’esito del test di una istruzione di salto condizionato in esecuzione nella pipeline | ||
C) | Le risorse Hardware presenti non sono in grado di supportare le operazioni richieste da diverse fasi della pipeline in esecuzione | ||
D) | La pipeline non riceve i dati necessari a causa di un Page Fault |
8 | Per risolvere una criticità sul controlo: | ||
A) | Si utilizza una tecnica di predizione dell'esito del salto condizionato, che nel caso più semplice consiste nel continuare sempre l'esecuzione senza effettuare il salto | ||
B) | Si utilizza la tecnica detta di propagazione (bypassing) che consente all’istruzione successiva di leggere direttamente i risultati output calcolati dall’ALU senza dover attendere che siano memorizzati nel blocco dei Registri | ||
C) | Si aggiungono dei dispositivi di controllo per evitare i conflitti tra fasi di esecuzione di istruzioni diverse che richiedono lo stesso Hardware | ||
D) | Si duplicanno i dispositivi che determinano i conflitti tra fasi di esecuzione di istruzioni diverse che richiedono lo stesso Hardware |
9 | Il termine multicore è riferito a una Architettura: | ||
A) | Che implementa una gerarchia di Memorie | ||
B) | In cui è presente più di una Graphic Processing Unit (GPU) | ||
C) | Che implementa la Memoria Virtuale | ||
D) | In cui è presente più di una Central Processing Unit (CPU) |
10 | Una General Purpose GPU è: | ||
A) | Una Unità di elaborazione grafica ad alto parallelismo che offre la possibiltà di programmare un ampio spettro di applicazioni utilizzando un linguaggio di programmazione tipicamente basato sul Linguaggio C | ||
B) | Una Architettura in cui è presente più di una Central Processing Unit (CPU) | ||
C) | Una Atrchitettura che suddivide l'esecuzione di ogni istruzione in fasi svolgendo le operazioni di ogni fase in un ciclo di clock. | ||
D) | Una Architettura che implementa le istruzioni con un numero variabili di cicli di clock | ||