TEST di autovalutazione

1 I 4 segnali di controllo Ainvert, Bnegate, OperationS1S0 sono utilizzati per gestire:
A) La scelta degli operandi dell'ALU
B) Le operazioni di accesso alla Memoria in lettura o scrittura
C) Le operazioni di accesso ai Registri del processore in lettura o scrittura
D) Le operazioni effettuate dall'ALU

 

2

Lo schema riportato in figura con il colore azzurro rappresenta:
A) La parte della CPU che esegue l'invio all'ALU degli operandi contenuti nei campi Istruzione[31-26] e Istruzione[5-0] per l'esecuzione dell'operazione relativa all'istruzione
B) La parte della CPU che esegue le operazioni relative alle istruzioni Aritmetico-Logiche specificate nel campo Istruzione[31-26]
C) I due livelli di decodifica delle informazioni rappresentate dal codice operativo Istruzione[31-26] e dal campo funct Istruzione[5-0], realizzati mediante due dispositivi separati che forniscono i valori dei segnali di controllo
D) La parte della CPU che esegue il calcolo dell'indirizzo di salto condizionato su uguaglianza utilizzando il contenuto dei campi Istruzione[31-26] e Istruzione[5-0]

 

3 Il segnale di controllo ALUop fornito dall'Unità di Controllo è inviato in input:
A) Ai Registri del processore per scrivere nel registro destinazione il risultato dell'operazione calcolato dall'ALU
B) Al Program Counter per scrivere nel campo funct Istruzione[5-0] il valore che specifica l'operazione da eseguire
C) All'ALU che in base ad esso esegue il calcolo dell'operazione relativa all'istruzione
D) All'Unità di Controllo dell'ALU che effettua il secondo livello di decodifica e genera i valori dei segnali di controllo dell'ALU Ainvert, Bnegate, OperationS0S1

 

4

Nello schema riportato in figura, quando il primo livello di decodifica fornisce il segnale di controllo ALUop=00, il secondo livello di decodifica fornisce i valori dei 4 segnali di controllo dell'ALU in base ai quali l'ALU esegue:
A) Una Addizione per calcolare l'indirizzo di accesso in Memoria nell'esecuzione di lw e sw , indipendentemente dal valore del campo funct
B) Una Sottrazione per verificare la condizione di uguaglianza tra i Registri nell'esecuzione di beq, indipendentemente dal valore del campo funct
C) Una operazione stabilita in base al valore del campo funct Istruzione[5-0] per l'esecuzione delle istruzioni Aritmetico-Logiche di Tipo R
D) Il calcolo del valore del segnale Zero utilizzato per l'esecuzione dell'istruzione di salto condizionato

 

5

Nello schema riportato in figura, quando il primo livello di decodifica fornisce il segnale di controllo ALUop=01, il secondo livello di decodifica fornisce i valori dei 4 segnali di controllo dell'ALU in base ai quali l'ALU esegue:
A) Una Addizione per calcolare l'indirizzo di accesso in Memoria nell'esecuzione di lw e sw , indipendentemente dal valore del campo funct
B) Una Sottrazione per verificare la condizione di uguaglianza tra i Registri nell'esecuzione di beq, indipendentemente dal valore del campo funct
C) Il calcolo del valore del segnale Zero utilizzato per l'esecuzione dell'istruzione di salto condizionato
D) Una operazione stabilita in base al valore del campo funct Istruzione[5-0] per l'esecuzione delle istruzioni Aritmetico-Logiche di Tipo R

 

6

Nello schema riportato in figura, quando il primo livello di decodifica fornisce il segnale di controllo ALUop=10, il secondo livello di decodifica fornisce i valori dei 4 segnali di controllo dell'ALU in base ai quali l'ALU esegue:
A) Il calcolo del valore del segnale Zero utilizzato per l'esecuzione dell'istruzione di salto condizionato
B) Una Addizione per calcolare l'indirizzo di accesso in Memoria nell'esecuzione di lw e sw , indipendentemente dal valore del campo funct
C) Una operazione stabilita in base al valore del campo funct Istruzione[5-0] per l'esecuzione delle istruzioni Aritmetico-Logiche di Tipo R
D) Una Sottrazione per verificare la condizione di uguaglianza tra i Registri nell'esecuzione di beq, indipendentemente dal valore del campo funct

 

7 Per la realizzazione della CPU a ciclo singolo, l'Unità di Controllo e l'Unità di controllo dell'ALU sono implementate mediante:
A) Due multiplexer separati, realizzati sulla base delle funzioni Booleane costituite dalle relazioni input-output che forniscono i valori dei segnali di controllo per l'esecuzione delle istruzioni
B) Due Reti Combinatorie separate, realizzate sulla base delle funzioni Booleane costituite dalle relazioni input-output che forniscono i valori dei segnali di controllo per l'esecuzione delle istruzioni
C) Una Rete Sequenziale che mediante transizioni di stato consente di tenere memoria della successione delle operazioni relative alla esecuzione dell'istruzione
D) La memorizzazione nei Registri del processore delle Tavole di verità delle relazioni input-output che forniscono i valori dei segnali di controllo per l'esecuzione delle istruzioni

 

8 Nella realizzazione della CPU in base all'approccio multiciclo l'Unità di Controllo è implementata mediante:
A) Una Rete Sequenziale che, per l'esecuzione di una istruzione, consente di tenere memoria mediante transizioni di stato della successione delle operazioni che avvengono in cicli di clock separati
B) Una Rete Combinatoria realizzata sulla base della successione dei valori dei segnali di controllo per l'esecuzione delle operazioni dell'istruzione nei relativi cicli di clock
C) La memorizzazione nei Registri del processore della successione dei valori dei segnali di controllo per l'esecuzione delle operazioni dell'istruzione nei relativi cicli di clock
D) Un decodificatore che fornisce i valori dei segnali di controllo per l'esecuzione dell'istruzione nei relativi cicli di clock

 

9

La tabella riportata in figura rappresenta:
A) Il formato in Linguaggio Macchina MIPS delle istruzioni elencate in rosso
B) La Tavola di verità della funzione Booleana costituita dalla relazione input-output dell'Unità di Controllo che effettua il PRIMO livello di decodifica nella CPU MIPS a ciclo singolo per l'esecuzione delle istruzioni elencate in rosso
C) La Tavola di verità della funzione Booleana costituita dalla relazione input-output dell'Unità di Controllo che effettua il SECONDO livello di decodifica nella CPU MIPS a ciclo singolo per l'esecuzione delle istruzioni elencate in rosso
D) I segnali di controllo memorizzati nei Registri del processore per l'esecuzione delle istruzioni elencate in rosso

 

10

La tabella riportata in figura rappresenta:
A) La Tavola di verità della funzione Booleana costituita dalla relazione input-output dell'Unità di Controllo che effettua il SECONDO livello di decodifica nella CPU MIPS a ciclo singolo per l'esecuzione delle istruzioni elencate in rosso
B) La Tavola di verità della funzione Booleana costituita dalla relazione input-output dell'Unità di Controllo che effettua il PRIMO livello di decodifica nella CPU MIPS a ciclo singolo per l'esecuzione delle istruzioni elencate in rosso
C) I segnali di controllo memorizzati nei Registri del processore per l'esecuzione delle istruzioni elencate in rosso
D) Il formato in Linguaggio Macchina delle istruzioni elencate in rosso